Margit Aarna

https://www.etis.ee/CV/Margit_Aarna/est
9.10.1973
6202257
margit@pld.ttu.ee

Teenistuskäik

Töökohad ja ametid
2011–31.08.2017   
Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool , (1,00)
2008–2011   
Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutitehnika ja -diagnostika õppetool;Assiste (1,00)
2007–2008   
Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool , Erakorraline teadur (1,00)
2006–2007   
Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool , Assistent (1,00)
2005–2006   
Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool , erakorraline assistent (0,75)
2003–2005   
Tallinna Tehnikaülikool, Teadur (0,75)
2002–2003   
Tallinna Tehnikaülikool, insener (0,75)
 
 
Haridustee
2012–...   
Tallinna Tehnikaülikool info- ja kommunikatsioonitehnoloogia doktorant
2003–2007   
Tallinna Tehnikaülikool info- ja kommunikatsioonitehnoloogia doktorant
2000–2001   
Tallinna Tehnikaülikool arvuti- ja süsteemitehnika magistriõpe
1992–2000   
Tallinna Tehnikaülikool arvuti- ja süsteemitehnika inseneriõpe
1981–1992   
Tallinna 13. Keskkool

Kvalifikatsioon

Teaduskraadid
Margit Aarna, magistrikraad (teaduskraad), 2001, (juh) Jaan Raik; Raimund Ubar, Parallel fault simulation for digital circuits on structural binary decision diagrams, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut.
 
 
Teaduspreemiad ja tunnustused
2004, Margit Aarna, Tiigriülikooli stipendium IKT doktorandile
2003, Margit Aarna, Tiigriülikooli stipendium IKT doktorandile
 
 
Teadustöö põhisuunad
VALDKOND: 4. Loodusteadused ja tehnika; 4.8. Elektrotehnika ja elektroonika

Publikatsioonid

Klass
Aasta
Publikatsioon
 
3.2.
2009
Ubar, R.; Raik, J.; Mironov, D.; Evartson, T.; Orasson, E.; Wuttke, H.-D.; Aarna, M. (2009). Teaching Diagnostic Modeling of Digital Systems with Decision Diagrams. Proc. of 12th IASTED Int. Conf. on Computers and Advanced Technology in Education – CATE 2009: 12th IASTED Int. Conf. on Computers and Advanced Technology in Education – CATE 2009, St. Thomas US, Nov. 22-24, 2009. ACTA Press, 1−6.
3.1.
2007
Ubar, Raimund; Evartson, Teet; Lensen, Harri; Aarna, Margit (2007). Hierarchical Fault Diagnosis in Embedded Digital Systems with Multi-Level Decision Diagrams. In: Proceedings 5th International Conference on Industrial Automation (1−6).. University of Quebec.
3.4.
2006
Robal, T.;Brik, M.; Aarna, M. (2006). e-Learning of Digital Logic. Using e-Environments in Teaching Digital Logic. EWME 2006 Proceedings: 6th International Workshop on Microelectronics Education. _EditorsAbbr L-R Zheng, J. Nurmi, J. Liu, R.Weerasekera, H. Tenhunen. Stockholm, Sweden: Royal Institue of Technology KTH, 120−123.
1.2.
2005
Ubar, R.; Aarna, M.; Kruus, H.; Raik, J. (2005). High Quality Test Generation for Digital Systems. Romanian Journal of Information Science and Technology, 8 (1), 73−84.
3.1.
2004
Ubar, R.; Aarna, M.; Kruus, H.; Raik, J. (2004). How to Generate High Quality Tests for Digital Systems. IEEE International Semiconductor Conference: CAS2004, Sinaia, Romania, oct 04-06 2004. IEEE-Inst Electrical Electronics Engineers Inc,.
3.2.
2004
Ubar, Raimund-Johannes; Aarna, Margit; Brik, Marina; Raik, Jaan (2004). High level fault modeling in digital systems. In: Shaker Verlag (486−491).. Aachen: Shaker Verlag.
3.4.
2004
Ubar, R.; Aarna, M.; Brik, M.; Evartson, T.; Raik, J. (2004). High Level Fault Models for Digital Systems. University Research, Industry, International Cooperation: Minsk. Minsk, 303−310.
1.2.
2003
Aarna, M.; Ivask, E.; Jutman, A.; Orasson, E.; Raik, J.; Ubar, R.; Vislogubov, V.; Wuttke, H.-D. (2003). Turbo Tester - Diagnostic Package for Research and Training. Radioelectronics & Informatics, 3 (24), 69−73.
3.4.
2001
Aarna, M.; Raik, J.; Ubar, R. (2001). Parallel Fault Simulation in Digital Circuits. Proc. of 42th International Scientific Conference of Riga Technical University, Riga, October 11-13, 2001. 91−94.
17.12.2018

Margit Aarna

https://www.etis.ee/CV/Margit_Aarna/eng
9.10.1973
6202257
margit@pld.ttu.ee

Career

Institution(s) and position(s)
2011–31.08.2017   
Tallinn University of Technology , School of Information Technologies, Department of Computer Engineering , Chair of Computer Systems Test and Verification, (1,00)
2008–2011   
Tallinn University of Technology , Faculty of Information Technology, Department of Computer Engineering , Chair of Computer Engineerin (1,00)
2007–2008   
Tallinn University of Technology , School of Information Technologies, Department of Computer Engineering , Chair of Computer Systems Test and Verification, Extraordinary Researcher (1,00)
2006–2007   
Tallinn University of Technology , School of Information Technologies, Department of Computer Engineering , Chair of Computer Systems Test and Verification, Assistant (1,00)
2005–2006   
Tallinn University of Technology , School of Information Technologies, Department of Computer Engineering , Chair of Computer Systems Test and Verification, Assistant (0,75)
2003–2005   
Tallinn University of Technology , Researcher (0,75)
2002–2003   
Tallinn University of Technology , Other staff (0,75)
 
 
Education
2012–...   
Tallinn University of Technology, PhD studies
2003–2007   
Tallinn University of Technology, PhD studies
2000–2001   
Tallinn University of Technology, Master studies
1992–2000   
Tallinn University of Technology, Diploma studies
1981–1992   
Tallinn Secondary School No. 13

Qualifications

Academic degrees
Margit Aarna, Research Master's Degree, 2001, (sup) Jaan Raik; Raimund Ubar, Parallel fault simulation for digital circuits on structural binary decision diagrams (Parallel fault simulation for digital circuits on structural binary decision diagrams), Tallinn University of Technology School of Information Technologies, Department of Computer Engineering.
 
 
Honours & awards
2004, Margit Aarna, Scholarship of doctoral studies of Tiger University
2003, Margit Aarna, Scholarship of doctoral studies of Tiger University
 
 
Field of research
FIELD OF RESEARCH: 4. Natural Sciences and Engineering; 4.8. Electrical Engineering and Electronics

Publications

Category
Year
Publication
 
3.2.
2009
Ubar, R.; Raik, J.; Mironov, D.; Evartson, T.; Orasson, E.; Wuttke, H.-D.; Aarna, M. (2009). Teaching Diagnostic Modeling of Digital Systems with Decision Diagrams. Proc. of 12th IASTED Int. Conf. on Computers and Advanced Technology in Education – CATE 2009: 12th IASTED Int. Conf. on Computers and Advanced Technology in Education – CATE 2009, St. Thomas US, Nov. 22-24, 2009. ACTA Press, 1−6.
3.1.
2007
Ubar, Raimund; Evartson, Teet; Lensen, Harri; Aarna, Margit (2007). Hierarchical Fault Diagnosis in Embedded Digital Systems with Multi-Level Decision Diagrams. In: Proceedings 5th International Conference on Industrial Automation (1−6).. University of Quebec.
3.4.
2006
Robal, T.;Brik, M.; Aarna, M. (2006). e-Learning of Digital Logic. Using e-Environments in Teaching Digital Logic. EWME 2006 Proceedings: 6th International Workshop on Microelectronics Education. _EditorsAbbr L-R Zheng, J. Nurmi, J. Liu, R.Weerasekera, H. Tenhunen. Stockholm, Sweden: Royal Institue of Technology KTH, 120−123.
1.2.
2005
Ubar, R.; Aarna, M.; Kruus, H.; Raik, J. (2005). High Quality Test Generation for Digital Systems. Romanian Journal of Information Science and Technology, 8 (1), 73−84.
3.1.
2004
Ubar, R.; Aarna, M.; Kruus, H.; Raik, J. (2004). How to Generate High Quality Tests for Digital Systems. IEEE International Semiconductor Conference: CAS2004, Sinaia, Romania, oct 04-06 2004. IEEE-Inst Electrical Electronics Engineers Inc,.
3.2.
2004
Ubar, Raimund-Johannes; Aarna, Margit; Brik, Marina; Raik, Jaan (2004). High level fault modeling in digital systems. In: Shaker Verlag (486−491).. Aachen: Shaker Verlag.
3.4.
2004
Ubar, R.; Aarna, M.; Brik, M.; Evartson, T.; Raik, J. (2004). High Level Fault Models for Digital Systems. University Research, Industry, International Cooperation: Minsk. Minsk, 303−310.
1.2.
2003
Aarna, M.; Ivask, E.; Jutman, A.; Orasson, E.; Raik, J.; Ubar, R.; Vislogubov, V.; Wuttke, H.-D. (2003). Turbo Tester - Diagnostic Package for Research and Training. Radioelectronics & Informatics, 3 (24), 69−73.
3.4.
2001
Aarna, M.; Raik, J.; Ubar, R. (2001). Parallel Fault Simulation in Digital Circuits. Proc. of 42th International Scientific Conference of Riga Technical University, Riga, October 11-13, 2001. 91−94.
17.12.2018
Detailne otsing
  • Leitud 9 kirjet
ProgrammLiikNumberNimiProjekti algusProjekti lõppVastutav täitjaAsutusFinantseerijapoolne rahastamine
ETFETF5649Digitaalskeemide defekt-orienteeritud diagnostika01.01.200331.12.2006Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond40 819,99 EUR
SFSF0142508s03Digitaalsüsteemide disain ja test01.01.200331.12.2007Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond658 321,94 EUR
MUUVFP608Elektroonikasüsteemide testi-instrumendid tehnoloogia vananemise vältimiseks ja diagnoosimatute rikete avastamiseks (BASTION)01.01.201431.12.2016Jaan RaikTallinna Tehnikaülikool; Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool 364 865,00 EUR
MUUBF39EÜ 6. raamprogrammi teadusprojekti (STREP) kaasfinantseerimine06.04.200631.12.2006Raimund UbarTallinna Tehnikaülikool; Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool 13 741,00 EUR
TKTAR8077Integreeritud elektroonikasüsteemide ja biomeditsiinitehnika tippkeskus CEBE07.07.200831.08.2015Raimund UbarTallinna Tehnikaülikool; Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut2 066 263,60 EUR
ETFETF7068Kõrgtaseme otsustusdiagrammidel põhinevad digitaalsüsteemide verifitseerimis- ja testimismeetodid01.01.200731.12.2010Jaan RaikTallinna Tehnikaülikool, Infotehnoloogia teaduskond39 083,26 EUR
MUUG5637 (ETF5637)Kõrgtaseme testigenereerimine ja testitavuse analüüs digitaalskeemidele01.01.200331.12.2005Jaan RaikTallinna Tehnikaülikool; Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool 17 538,06 EUR
SFSF0140041s08Töökindlate sardsüsteemide disain01.01.200831.12.2013Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond1 504 530,37 EUR
MUUV195Virtuaalse infotehnoloogia teadusliku uurimis- ja arendustöö tippkeskuse rajamine01.11.200231.08.2005Raimund UbarTallinna Tehnikaülikool; Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool 137 346,13 EUR