See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Tatjana Shchenova

https://www.etis.ee/CV/Tatjana_Shchenova/est
30.05.1979
+372 58130821
tatjana@pld.ttu.ee

Teenistuskäik

Töökohad ja ametid
18.01.2010–...   
Skype Technologies OÜ, QE Engineer (1,00)
2005 - Tallinna Tehnikaülikooli teadur
01.03.2006–11.01.2010   
Elva Baltic OÜ, Dynamics NAV arendaja (1,00)
 
 
Haridustee
2005 - ... Tallinna Tehnikaülikool - doktoriõpe
2003 - 2005 Tallinna Tehnikaülikool - magistriõpe - eriala: arvuti- ja süsteemitehnika
1999 - 2003 Tallina Tehnikaulikool - bakalaureuseõpe - eriala: arvuti- ja süsteemitehnika
Täiendkoolitus:
2005 - ARTIST2 Summer School on Component & Modelling, Testing & Verification, and Statical Analysis of Embedded Systems (Nässlingen, Rootsi) - 1 nädal
2004 - Linköpingi Ülikool, Rootsi: külalistudeng (3 kuu)
2003 - Ilmenau Tehnikaülikool, Saksamaa: külalistudeng (1 kuu)

Kvalifikatsioon

Lisainfo
Tehnikateaduste magistri kraad
Tehnikateaduste bakalaureuse kraad Tallina Tehnikaülikool, 2005
Tallina Tehnikaülikool, 2003

Publikatsioonid

Klass
Aasta
Publikatsioon
 
3.1.
2010
Jenihhin, M.; Raik, J.; Ubar, R.; Shchenova, T. (2010). An Approach for PSL Assertion Coverage Analysis with High-Level Decision Diagrams. Proceedings of the IEEE 8th East-West Design & Test Symposium: IEEE 8th East-West Design & Test Symposium (EWDTS 2010), St. Petersburg, Russia, September 17 -20, 2010. IEEE, 13−16.
1.1.
2006
Jervan, G.; Peng, Z.; Ubar, R.; Shchenova, T. (2006). A Hybrid BIST Energy Minimization Technique for System-on-Chip Testing. IEE Proceedings - Computers and Digital Techniques, 153 (4), 208−216. DOI: 10.1049/ip-cdt:20050064.
3.1.
2006
Jervan, G.; Shchenova, T.; Ubar, R. (2006). Hybrid BIST Scheduling for NoC-Based SoCs. Proceedings of 24th Norchip Conference, 20-21 November, 2006, Linköping, Sweden: 24th IEEE Norchip Conference, Linkцping, Sweden 20-21 November 2006. IEEE, 141−144.
3.5.
2006
Shchenova, Tatjana; Jervan, gert; Ubar, Raimund (2006). A Test Pattern Reordering Technique for Average Test Power Reduction. Info- ja kommunikatsioonitehnoloogia doktorikooli IKTDK aastakonverentsi kogumik (31−35).. Tallinna Tehnikaülikool.
3.1.
2005
Jervan, Gert; Ubar, Raimund; Shchenova, Tatjana; Peng, Zebo (2005). Energy Minimization for Hybrid BIST in a System-on-Chip Test Environment. Proceedings of the 10th IEEE European Test Symposium: 10th IEEE European Test Symposium (ETS'05) Tallinn, Estonia, May 22-25, 2005. IEEE Computer Society Press, 2−7. DOI: 10.1109/ETS.2005.16.
3.1.
2004
Ubar, R.; Vassiljeva, T.; Raik, J.; Jutman, A.; Tombak, M.; Peder, A. (2004). Optimization of Structurally Synthesized BDDs. Proc of 4th IASTED Int. Conf. on Modeling, Simulation, and Optimization: MSO'04, Kauai, Hawaii, USA, August 17-19, 2004. , 234−240.
27.11.2018

Tatjana Shchenova

https://www.etis.ee/CV/Tatjana_Shchenova/eng
30.05.1979
+372 58130821
tatjana@pld.ttu.ee

Career

Institutions and positions
18.01.2010–...   
Skype Technologies OÜ, QE Engineer (1,00)
2005 - Tallinn University of Technology, research fellow
01.03.2006–11.01.2010   
Elva Baltic Ltd., Dynamics NAV developer (1,00)
 
 
Education
2005 - ... Tallinn University of Technology - Graduate studies - Information and Communication Technology
2003 - 2005 Tallinn University of Technology - Master studies - Computer and Systems Engineering
1999 - 2003 Tallinn University of Technology - Bachelor studies

Publications

Category
Year
Publication
 
3.1.
2010
Jenihhin, M.; Raik, J.; Ubar, R.; Shchenova, T. (2010). An Approach for PSL Assertion Coverage Analysis with High-Level Decision Diagrams. Proceedings of the IEEE 8th East-West Design & Test Symposium: IEEE 8th East-West Design & Test Symposium (EWDTS 2010), St. Petersburg, Russia, September 17 -20, 2010. IEEE, 13−16.
1.1.
2006
Jervan, G.; Peng, Z.; Ubar, R.; Shchenova, T. (2006). A Hybrid BIST Energy Minimization Technique for System-on-Chip Testing. IEE Proceedings - Computers and Digital Techniques, 153 (4), 208−216. DOI: 10.1049/ip-cdt:20050064.
3.1.
2006
Jervan, G.; Shchenova, T.; Ubar, R. (2006). Hybrid BIST Scheduling for NoC-Based SoCs. Proceedings of 24th Norchip Conference, 20-21 November, 2006, Linköping, Sweden: 24th IEEE Norchip Conference, Linkцping, Sweden 20-21 November 2006. IEEE, 141−144.
3.5.
2006
Shchenova, Tatjana; Jervan, gert; Ubar, Raimund (2006). A Test Pattern Reordering Technique for Average Test Power Reduction. Info- ja kommunikatsioonitehnoloogia doktorikooli IKTDK aastakonverentsi kogumik (31−35).. Tallinna Tehnikaülikool.
3.1.
2005
Jervan, Gert; Ubar, Raimund; Shchenova, Tatjana; Peng, Zebo (2005). Energy Minimization for Hybrid BIST in a System-on-Chip Test Environment. Proceedings of the 10th IEEE European Test Symposium: 10th IEEE European Test Symposium (ETS'05) Tallinn, Estonia, May 22-25, 2005. IEEE Computer Society Press, 2−7. DOI: 10.1109/ETS.2005.16.
3.1.
2004
Ubar, R.; Vassiljeva, T.; Raik, J.; Jutman, A.; Tombak, M.; Peder, A. (2004). Optimization of Structurally Synthesized BDDs. Proc of 4th IASTED Int. Conf. on Modeling, Simulation, and Optimization: MSO'04, Kauai, Hawaii, USA, August 17-19, 2004. , 234−240.
27.11.2018

Otsi projekti

  • {{item.Name}}
Asutus on projekti finantseerija   Asutus on projekti teostaja  
  • {{searchListItem.Name}}
Kõik   Tavaprojektid   Ülemprojektid   Alamprojektid  
Uus Frascati (2015)
Uus ja vana Frascati (otsing uue järgi väljastab ka seotud vanad)
Kõik
Käimasolevad
Lõppenud
Algus
Hajus
Täpne
Lihtotsing Tühjenda
  • Leitud 7 kirjet
ProgrammLiikNumberNimiProjekti algusProjekti lõppVastutav täitjaAsutusFinantseerijapoolne rahastamine
ETFETF5649Digitaalskeemide defekt-orienteeritud diagnostika01.01.200331.12.2006Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond40 819,99 EUR
SFSF0142508s03Digitaalsüsteemide disain ja test01.01.200331.12.2007Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond658 321,94 EUR
ETFETF5910Isetestivad digitaalsüsteemid01.01.200431.12.2007Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond51 822,58 EUR
ETFETF9429Isetestivad usaldatavad mesokroonsed kiipvõrgud01.01.201231.12.2015Jaan RaikTallinna Tehnikaülikool, Infotehnoloogia teaduskond33 984,00 EUR
ETFETF6829Kiipvõrkudel põhinevate kiipsüsteemide veakindlus ja testimine01.01.200631.12.2009Gert JervanTallinna Tehnikaülikool, Infotehnoloogia teaduskond42 519,15 EUR
ETFETF8478Riistvara funktsionaalne verifitseerimine ja silumine01.01.201031.12.2013Maksim JenihhinTallinna Tehnikaülikool, Infotehnoloogia teaduskond55 219,32 EUR
SFSF0140041s08Töökindlate sardsüsteemide disain01.01.200831.12.2013Raimund UbarTallinna Tehnikaülikool, Infotehnoloogia teaduskond1 504 530,37 EUR