See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Converting VHDL design to High-Level Decision Diagrams Model

Anton Tšepurov, magistrikraad, 2008, (juh) Jaan Raik; Maksim Jenihhin, Converting VHDL design to High-Level Decision Diagrams Model (VHDL riistvara kirjelduskeelsete projektide teisendamine kõrgtaseme otsustusdiagrammide mudelile), Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool.
Anton Tšepurov
magistrikraad
Kaitstud
Ei
1.09.2006
2008
Inglise
Converting VHDL design to High-Level Decision Diagrams Model
VHDL riistvara kirjelduskeelsete projektide teisendamine kõrgtaseme otsustusdiagrammide mudelile
ETIS klassifikaatorAlamvaldkondCERCS klassifikaator
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia