Comprehensive Abstraction of VHDL RTL Cores to ESL SystemC
Saif Abrar Syed, doktorikraad, 2016, (juh) Maksim Jenihhin; Jaan Raik, Comprehensive Abstraction of VHDL RTL Cores to ESL SystemC (Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks), Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut.
doktorikraad
Kaitstud
Ei
1.09.2011
2016
Inglise
Comprehensive Abstraction of VHDL RTL Cores to ESL SystemC
Register-siirde taseme VHDL kirjelduste kompleksne abstraheerimine süsteemitaseme SystemC mudeliteks
| ETIS klassifikaator | Alamvaldkond | CERCS klassifikaator |
|---|---|---|
| 4. Loodusteadused ja tehnika | 4.6. Arvutiteadused | T120 Süsteemitehnoloogia, arvutitehnoloogia |