See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Hardware Modeling for Design Verification and Debug

Anton Tšepurov, doktorikraad, 2013, (juh) Jaan Raik; Maksim Jenihhin, Hardware Modeling for Design Verification and Debug (Riistvara modelleerimine disaini verifitseerimise ja silumise jaoks), Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool.
Anton Tšepurov
doktorikraad
Kaitstud
Ei
1.09.2008
2013
Inglise
Hardware Modeling for Design Verification and Debug
Riistvara modelleerimine disaini verifitseerimise ja silumise jaoks
ValdkondAlamvaldkondCERCS eriala
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia