See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Muu" projekt 163L
163L "Mikroprotsessorite isetestimise kontseptsioon ja projekteerimisvahendid (1.06.2001−31.05.2003)", Raimund Ubar, Tallinna Tehnikaülikool, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool .
163L
Mikroprotsessorite isetestimise kontseptsioon ja projekteerimisvahendid
BIST Conception for Microprocessors and Design Tools
Mikroprotsessorite isetestimise kontseptsioon ja projekteerimisvahendid
1.06.2001
31.05.2003
Teadus- ja arendusprojekt
Muu
ValdkondAlamvaldkondCERCS erialaFrascati Manual’i erialaProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia1.1. Matemaatika ja arvutiteadus (matemaatika ja teised sellega seotud teadused: arvutiteadus ja sellega seotud teadused (ainult tarkvaraarendus, riistvara arendus kuulub tehnikavaldkonda)100,0
AsutusRiikTüüp
Artec Design OÜ
PerioodSumma
01.06.2001−31.05.2003272 580,00 EEK (17 421,04 EUR)
17 421,04 EUR
muu - > siseriiklik leping

Projekti ülesandeks oli uue tarkvara väljatöötamine digitaalsüsteemide testimise ja diagnostika automatiseerimiseks, metoodika loomine digitaalsüsteemide isetestimiskontseptsiooni projekteerimiseks koos vastavate rakendustega. Projektis osalevateks partneriteks olid TTÜ arvutitehnika instituut ja firma Artec Design Group, kus esimese partneri rolliks oli uute diagnostikavahendite loomine, teise partneri rolliks uut tüüpi krüptograafilise vorguprotsessori projekteerimine ning molema partneri ühistööna valmis uus metoodika ning kontseptsioon isetestimise ideoloogia realiseerimiseks digitaalsüsteemides. Valitud publikatsioonid 1. R.Ubar, G.Jervan, Z.Peng, E.Orasson, R.Raidma. Fast Test Cost Calculation for Hybrid BIST in Digital Systems. Proc. of EUROMICRO Symposium on Digital Systems Design, Warsaw, September 4-6, 2001, pp.318-325. 2. G.Jervan, H.Kruus, Z.Peng, R.Ubar. About Cost Optimization of Hybrid BIST in Digital Systems. 3rd IEEE Int. Symp. on Quality of Electronic Design, San Jose, California, March 18-20, 2002, pp.273-279. 3. J.Raik, E.Orasson, R.Ubar. Sequential Circuits BIST with Status BIT Control. Int. Conference MIXDES, Szczecin, June 24-26, 2004, pp.507-510.
The main goal of the project was the development of a new software for automatization of testing and fault diagnosis of digital systems, creation of new methods and tools for the development of self-test conception for digital systems, and the development and implementation of a new type of high quality self-testing microprocessor system. The partners of the project were Computer Engineering Department of TTU and Artec Design Group where the role of the first partner was creation of new tools for testing, the role of the second partner was the development of a new type of cryptographical network processor, and the result of the joint cooperation of both partners was a new methodology and conception for implementing self-testing paradigm in digital systems. Selected publikations: 1. R.Ubar, G.Jervan, Z.Peng, E.Orasson, R.Raidma. Fast Test Cost Calculation for Hybrid BIST in Digital Systems. Proc. of EUROMICRO Symposium on Digital Systems Design, Warsaw, September 4-6, 2001, pp.318-325. 2. G.Jervan, H.Kruus, Z.Peng, R.Ubar. About Cost Optimization of Hybrid BIST in Digital Systems. 3rd IEEE Int. Symp. on Quality of Electronic Design, San Jose, California, March 18-20, 2002, pp.273-279. 3. J.Raik, E.Orasson, R.Ubar. Sequential Circuits BIST with Status BIT Control. Int. Conference MIXDES, Szczecin, June 24-26, 2004, pp.507-510.
TegevusProtsent
Alusuuring100,0