See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Muu" projekt 489F
489F "Tehnoloogia arenduskeskus ELIKO projekt 1.4 Digitaalsüsteemide struktuurigeneraator (1.11.2004−31.10.2007)", Jaan Raik, Tallinna Tehnikaülikool, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool .
489F
Tehnoloogia arenduskeskus ELIKO projekt 1.4 Digitaalsüsteemide struktuurigeneraator
Technology development center ELIKO project 1.4 Structure generation for digital systems
Tehnoloogia arenduskeskus ELIKO projekt 1.4 Digitaalsüsteemide struktuurigeneraator
1.11.2004
31.10.2007
Teadus- ja arendusprojekt
Muu
ValdkondAlamvaldkondCERCS erialaFrascati Manual’i erialaProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia1.1. Matemaatika ja arvutiteadus (matemaatika ja teised sellega seotud teadused: arvutiteadus ja sellega seotud teadused (ainult tarkvaraarendus, riistvara arendus kuulub tehnikavaldkonda)100,0
AsutusRiikTüüp
Ettevõtluse Arendamise Sihtasutus/ Enterprise Estonia
PerioodSumma
01.11.2004−31.10.20071 950 000,00 EEK (124 627,71 EUR)
124 627,71 EUR
EAS toetus

"Projektide 1.4 (Struktuurigeneraator, alusuuring) ja 1.5 (Struktuurigeneraator, rakendusuuring) sisuks on programsete abivahendite ja metodoloogia loomine digitaalsüsteemide väljatöötamistsükli lühendamiseks. Just puudus nimetatud CAD abivahenditest on peamiseks pohjuseks, miks mikroelektroonika kiipide väljatöötamiskulud on viimase kahe kümnendi jooksul tousnud tervelt 300 (!) korda. Turul on noutavatest CAD vahenditest puudus ning suuremad firmad kasutavad omi nn. in-house lahendusi. Selleks, et kodumaise mikroelektroonikatööstuse konkurentsivoimet tosta, on tarvis luua vastavad programsed vahendid ning juurutada senisest tohusamaid projekteerimismeetodeid. Projekt sisaldab järgmisi alamosi: 1)Testiprogrammid ja metodoloogia 1.1 Hierarhiline funktsionaalse testi analüsaator; 1.2 Sard-testiprotsessor plokkide jaoks (Embedded BIST processor); 1.3 Testi-zhabloonidel pohinev generaator (random data, determined control modes).; 1.4 Sisendkirjelduse valik ja formaalse mudeli väljatöötamine; 1.5 Automaatne korgtaseme testigeneraator; 1.6 Formaalne verifitseerimine ja mudelikontroll. 2) Kommertsvahendid ja teadaolevad metodoloogiad 2.1 Loogikataseme testisüntees (Synopsys TetraMAX, Cadence); 2.2 Kiibitootja poolsete kitsenduste kindlakstegemine."
"The content of project 1.4 (Structure generator, basic research) and 1.5 (Structure generator, applied research) is the creation of a methodology and software tools for shortening the development cycle of digital systems. The lack of such CAD tools is the main cause of the increase in development costs of microelectronic chips in the last two decades for 300 times. The market lacks of required CAD tools and larger companies use their own, so-called in-house solutions. To raise the competitiveness of domestic microelectronics industry, adequate software tools must be created and more efficient design methods should be introduced. The project contains the following sub-sections: 1) Test programs and methodology: 1.1 Hierarchical functional test analyzer; 1.2 Embedded BIST processor; 1.3 Generator with deterministic control modes and random data; 1.4 Selection of internal description and the development of formal model; 1.5 Automated high-level test generator; 1.6 Formal verification and model checking. 2) Commercial tools and known methodologies: 2.1 Gate level test synthesis (Synopsys, TetraMAX, Cadence); 2.2 Determination of the chip manufacturer’s restrictions and limitations."
TegevusProtsent
Alusuuring80,0
Rakendusuuring20,0