See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Muu" projekt G3658
G3658 "Digitaalelektroonika disaini ja testi virtuaallaboratoorium (1.01.1999−31.12.2002)", Raimund Ubar, Tallinna Tehnikaülikool, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide diagnostika ja verifitseerimise õppetool .
ETF3658
G3658
Digitaalelektroonika disaini ja testi virtuaallaboratoorium
Digital Electronics Design and Test Virtual Laboratory
Digitaalelektroonika disaini ja testi virtuaallaboratoorium
1.01.1999
31.12.2002
Teadus- ja arendusprojekt
Muu
ValdkondAlamvaldkondCERCS erialaFrascati Manual’i erialaProtsent
4. Loodusteadused ja tehnika4.13. Mehhanotehnika, automaatika, tööstustehnoloogiaT120 Süsteemitehnoloogia, arvutitehnoloogia2.3. Teised tehnika- ja inseneriteadused (keemiatehnika, lennundustehnika, mehaanika, metallurgia, materjaliteadus ning teised seotud erialad: puidutehnoloogia, geodeesia, tööstuskeemia, toiduainete tehnoloogia, süsteemianalüüs, metallurgia, mäendus, tekstiilitehnoloogia ja teised seotud teadused).100,0
AsutusRiikTüüp
Sihtasutus Eesti Teadusfond
PerioodSumma
01.01.1999−31.12.2002692 170,00 EEK (44 237,73 EUR)
44 237,73 EUR
Eesti Teadusfond - > ETF uurimistoetus

Eesmärgiks oli rajada internetipohine elektroonikadisaini ja -testi virtuaalne laboratoorium ja demonstreerida selle eluvoimelisust uurimis- ning arendustöö efektiivsuse tousuga digitaalskeemide disaini ja testi valdkonnas. Projekti käigus uuriti voimalikke lahendusi internetipohise disainikeskkonna loomiseks ning projekteeriti vastav vorgutarkvara, veebiserveri laiendused ja tööriistaliidesed. Nimetatud keskkonna baasil viidi läbi intensiivne rahvusvaheline koostöö disaini ja testi valdkonnas. Uued tulemused saadi korgtaseme testisünteesi valdkonnas, kus onnestus tosta algoritmide efektiivsust. Uudne meetod töötati välja disainivigade diagnoosimiseks, kus erinevalt tuntud meetoditest ei kasutata veamudelit, millega kaotati oluline tuntud meetodite kitsendus. Originaalseks tulemuseks oli voimaluse loomine vigaste signaaliteede modelleerimiseks traditsioonilise konstantrikke mudeli abil, mis voimaldas vahetult kasutada testimise tööriistu disainivigade diagnoosiks. Töötati välja uut tüüpi otsustusdiagrammide (OD) klass – nn. register-orientatsiooniga OD-d (ROOD). Mudel voimaldab kompaktset süsteemi käitumise kirjeldamist korgtasemel ja efektiivset simuleerimist. Mudeli eeliste ära kasutamiseks töötati välja rida uusi simuleerimisalgoritme, mille suuremat efektiivsust vorrelduna levinenumate kommertstööriistadega demonstreeriti vastavate eksperimentidega. Töö tulemused on publitseeritud rohkem kui 40 publikatsioonis. Töö raames on kaitstud 3 doktorikraadi ja 5 magistrikraadi. Publications: 1. J.Raik, R.Ubar. High-Level Path Activation Technique to Speed Up Sequential Circuit Test Generation. Proc. of IEEE European Test Workshop, Constance, May 25-28, 1999, pp.84-89. 2. A.Jutman, R.Ubar. Design Error Diagnosis in Digital Circuits with Stuck-at Fault Model. Journal of Microelectronics Reliability. Pergamon Press, Vol. 40, No 2, 2000, pp.307-320. 3. R.Ubar, A.Morawiec, J.Raik. Back-Tracing and Event-Driven Techniques in High-Level Simulation with Decision Diagrams. Proc. of the IEEE ISCAS’2000 Conference, Geneva, May 28-31, 2000, Vol. 1, pp. 208-211.
Abstract: The main goal was to create a virtual internet based electronics design and test laboratory, and to prove its vitality by increasing the efficiency of the R&D work in design and test of digital circuits and systems. Originality and novelty of the project idea is in creating a Web-based CAD environment in the form of an international virtual laboratory. Investigations have been carried out for possible solutions to create internet based design environment. Corresponding networking software, web-server extensions and user-tools interfaces have been developed. By using this environment cooperative experimental researh has been carried out. New results have been obtained in high-level test generation by increasing the efficiency of algorithms [1], and by implementing the ideas of concurrency and genetics. A new method for design error diagnosis in digital circuits that doesn’t use any error model was developed [2]. For representing the information about erroneous signal paths in the circuit, stuck-at fault model is used. This allows to adopt the methods and tools of fault diagnosis used in hardware testing for using in design error diagnosis. A new class of Decision Diagrams (DD), called Register-Oriented DDs (RODD) has been introduced [3]. The model appeared to be an efficient and compact representation of the system behavior for high-level cycle-based simulation. In order to fully exploit the advantages of RODDs, new simulation algorithms which are a combination of cycle-based forward event-driven and recursive back-tracing techniques were proposed. The higher speed of simulation in comparison with commercial tools was shown by cooperative experiments with researchers from Fourier’ University in Grenoble. Publications: 1. J.Raik, R.Ubar. High-Level Path Activation Technique to Speed Up Sequential Circuit Test Generation. Proc. of IEEE European Test Workshop, Constance, May 25-28, 1999, pp.84-89. 2. A.Jutman, R.Ubar. Design Error Diagnosis in Digital Circuits with Stuck-at Fault Model. Journal of Microelectronics Reliability. Pergamon Press, Vol. 40, No 2, 2000, pp.307-320. 3. R.Ubar, A.Morawiec, J.Raik. Back-Tracing and Event-Driven Techniques in High-Level Simulation with Decision Diagrams. Proc. of the IEEE ISCAS’2000 Conference, Geneva, May 28-31, 2000, Vol. 1, pp. 208-211.
TegevusProtsent
Alusuuring100,0