See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Muu" projekt G4294
G4294 "Multiparadigmaline ühekiibi digitaalsüsteemide projekteerimise keskkond (1.01.2000−31.12.2001)", Peeter Ellervee, Tallinna Tehnikaülikool, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide projekteerimise õppetool .
ETF4294
G4294
Multiparadigmaline ühekiibi digitaalsüsteemide projekteerimise keskkond
Multiparadigm System on Chip Design Environment
Multiparadigmaline ühekiibi digitaalsüsteemide projekteerimise keskkond
1.01.2000
31.12.2001
Teadus- ja arendusprojekt
Muu
ETIS klassifikaatorAlamvaldkondCERCS klassifikaatorFrascati Manual’i klassifikaatorProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia1.1. Matemaatika ja arvutiteadus (matemaatika ja teised sellega seotud teadused: arvutiteadus ja sellega seotud teadused (ainult tarkvaraarendus, riistvara arendus kuulub tehnikavaldkonda)100,0
AsutusRiikTüüp
Sihtasutus Eesti Teadusfond
PerioodSumma
01.01.2000−31.12.2001189 000,00 EEK (12 079,30 EUR)
12 079,30 EUR
Eesti Teadusfond - > ETF uurimistoetus

"Pohieesmärgiks on olemasolevate efektiivsete digitaalsüsteemide projekteerimise meetodite integreerimine ühtsesse keskkonda ja täiendavate, olemasolevate meetodite kitsaskohti aadresseerivate meetodite väljatöötamine, mis kokkkuvottes voimaldaksid luua prototüüpsüsteemi tänaste ja tulevaste ülikiirete ning ülikeerukate ühekiibi digitaalsüsteemide projekteerimiseks. Valikuna terviklikust projekteerimisteekonnast keskendutakse antud teadusprojektis järgnevatele alamülesannetele: 1) standardiseeritud sisendkeelte nagu VHDL ja C/C++ alamhulkade transleerimine uudsesse ja paindlikku projekteerimissüsteemi sisekeelde IRSYD (Internal Representation for System Description); 2) andmevoo osa automaattöötluse arendamine, sh väga pikkade operandidega teostatavate operatsioonide tükeldamine kompromissina joudluse ja hinna (hoivatav pooljuhi pind) vahel. Kitsamas mottes kuulub andmevoo alla veel koikvoimalike operatsioonidega seotud andmete hoidmiseks vajalike mälustruktuuride süntees; 3) süsteemi sisekirjelduse IRSYD-s analüüsi- ja tükeldamismeetodite arendamine. See alamülesanne on seotud koosdisainiküsimustega; 4) disaini väljundkvaliteedi estimeerimise meetodite arendamine, pidades esmajoones silmas kiibitaseme ühendus- ja liidesskeemide moju arvestamist süsteemi tasemel; 5) veebipohiste liideste tegemine koigile väljatöötatavatele alamsüsteemidele, mis voimaldaks avatud juurdepääsu ja kasutamise. Nende eesmärkide saavutamisel on oluline rahvusvaheline koostöö, st terviklik disainikeskkond moodustub mitmete teadusgruppide panusest."
"The goal of the research is to integrate the current efficient digital system design methods into the prototype design environment, and development of additional methods accounting with new physical and architectural limits, for designing contemporary and future ultrafast ULSI systems on a chip. The following subtasks will be emphasised: 1) Translation of VHDL and C/C++ descriptions (subsets) to the new and flexible internal format IRSYD (Internal Representation for System Description) . 2) Dataflow synthesis automation, and besides very long operand arithmetics partitioning in trade-off between performance and cost (die area). Also, automatic memory structure synthesis will be covered. 3) Development of system description in IRSYD analysis and partition methods; this task is related to hardware/software codesign issues. 4) Development of estimation methods, considering limits, established by extremely high gate and interconnect density and clocking speed. 5) Implementing the Web-based interfaces for all developed subsystems to establish openness and public usage of tools. The international cooperation here is highly important, the whole prototype design environment has to be combined from efforts of different research institutions."
KirjeldusProtsent
Rakendusuuring100,0