See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Muu" projekt G5141
G5141 "Hajuskontrollerid suure-graanulilistele rekonfigreeritavatele riistvaralistele arhitektuuridele (1.01.2002−31.12.2002)", Peeter Ellervee, Tallinna Tehnikaülikool, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide projekteerimise õppetool .
ETF5141
G5141
Hajuskontrollerid suure-graanulilistele rekonfigreeritavatele riistvaralistele arhitektuuridele
Distributed Controllers for Coarse-Grained Reconfigurable Hardware Architectures
Hajuskontrollerid suure-graanulilistele rekonfigreeritavatele riistvaralistele arhitektuuridele
1.01.2002
31.12.2002
Teadus- ja arendusprojekt
Muu
ValdkondAlamvaldkondCERCS erialaFrascati Manual’i erialaProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia1.1. Matemaatika ja arvutiteadus (matemaatika ja teised sellega seotud teadused: arvutiteadus ja sellega seotud teadused (ainult tarkvaraarendus, riistvara arendus kuulub tehnikavaldkonda)100,0
AsutusRiikTüüp
Sihtasutus Eesti Teadusfond
PerioodSumma
01.01.2002−31.12.2002100 000,00 EEK (6 391,16 EUR)
6 391,16 EUR
Eesti Teadusfond - > ETF uurimistoetus

Uurimuse pohieesmärgiks on olemasolevate automaatide dekompositsioonimeetodite laiendamine, et votta arvesse suure-graanuliste rekonfigureeritavate arhitektuuride iseärasused - suhteliselt suured, piiratud funktsionaalsusega rekonfigureeritavad moodulid ja nendevaheliste ühenduste fikseeritud iseloom. Peaks olema voimalik luua analüüsi- ja dekompositsioonimeetodid, mis lubavad disainerit rahuldava aja jooksul tükeldada lähteautomaadi etteantud piirangutega komponentideks, minimiseerides sealjuures terviksüsteemi seisukohalt olulisi parameetreid (nt. voimsustarvet). Ülesanded, millele antud teadusprojektis keskendutakse, on järgmised: 1) Kontrolleri-arhitektuuride (automaatide) voimsustarbe analüüs ja vastavate estimeerimismeetodite väljatöötamine, mis arvestaksid moodulite (voimalikku) paigutust kristallil. 2) Hajuskontrollerite vorguarhitektuuride analüüs ning vastavate dekompositsiooni- ja optimeerimismeetodite väljatöötamine, et minimiseerida süsteemi üldist voimsustarvet. 3) Estimeerimis- ja optimeerimismeetodite sidumine prototüüp-projekteerimiskeskkonnaga xTractor. 4) Prototüüp mikroskeemi loomine, mis modelleeriks suure-graanulilist rekonfigureeritavat arhitektuuri. Loodav mikroskeem lubaks kontrollida mitte ainult antud projekti raames välja töötatavaid meetoteid, vaid ka praktikas kontrollida nii varasemaid kui ka tulevikus loodavaid disaini-,estimeerimis- ja testimeetodeid.
The goal of the research is to expand the existing state machine decomposition methods in such a way that the features of coarse-grained reconfigurable architectures - relatively large and functionally limited modules and restricted nature of interconnections - are taken into account. It should be possible to develop analysis and decomposition methods that allow the designer in a reasonable amount of time to partition a given state machine into components with predefined constraints. At the same time, some important system level parameters are minimized (e.g., power consumption). The following tasks will be emphasized: 1) Power consumption analysis of controller architectures (state machines) and development of estimation methods that take into account layout effects. 2) Network architecture analysis of distributed controllers and development of decomposition and optimization methods to minimize the overall power consumption. 3) Integrating estimation and optimization methods into the prototype synthesis environment xTractor. 4) Design of a prototype chip that will model coarse-grained reconfigurable architecture. This chip would allow to validate not only methods that will be developed in the framework of the given project but also design, estimation and testing methods developed in the past and in future.
TegevusProtsent
Alusuuring80,0
Rakendusuuring20,0