See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus
"Muu" projekt G5601
G5601 "Digitaalsüsteemide käitumuslik ja funktsionaalne tükeldamine (1.01.2003−31.12.2005)", Peeter Ellervee, Tallinna Tehnikaülikool, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond, Arvutitehnika instituut, Arvutisüsteemide projekteerimise õppetool .
ETF5601
G5601
Digitaalsüsteemide käitumuslik ja funktsionaalne tükeldamine
Behavioral and Functional Partitioning of Digital Systems
Digitaalsüsteemide käitumuslik ja funktsionaalne tükeldamine
1.01.2003
31.12.2005
Teadus- ja arendusprojekt
Muu
ETIS klassifikaatorAlamvaldkondCERCS klassifikaatorFrascati Manual’i klassifikaatorProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia1.1. Matemaatika ja arvutiteadus (matemaatika ja teised sellega seotud teadused: arvutiteadus ja sellega seotud teadused (ainult tarkvaraarendus, riistvara arendus kuulub tehnikavaldkonda)100,0
AsutusRiikTüüp
Sihtasutus Eesti Teadusfond
PerioodSumma
01.01.2003−31.12.2005255 000,00 EEK (16 297,47 EUR)
16 297,47 EUR
Eesti Teadusfond - > ETF uurimistoetus

Töö eesmärgiks on välja töötada uusi meetodeid, algoritme ja tarkvara digitaalsüsteemide tükeldamiseks, lähtudes nende käitumuslikust ja/voi funktsionaalsest kirjeldusest. Pohiülesanded, millele antud teadusprojektis keskendutakse, on järgmised: 1) Töötada välja algoritmi käitumusliku kirjelduse tükeldusmeetodid, eesmärgiga vähendada eelkoige komponentidevahelist andmevahetust. 2) Skeemi komponentide (moodulite) tükeldamine, lähtudes algoritmi kirjeldamisest registersiirete tasemel, st. üksikute moodulite tükeldamine nende funktsioonist soltuvalt . 3) Kahe tükeldusmeetodi sidumine ühtsesse metoodikasse ja vastavate estimeerimismeetodite väljatöötamine. 4) Heuristiliste ning iteratiivsete tükeldusalgoritmide väljatöötamine ja sidumine prototüüp-projekteerimiskeskkonnaga xTractor. Eeldatavateks tulemusteks on: 1) Algoritmide tükeldamisel kaasneb lisaks komponentidevahelise andmevahetuse vähenemisele ka ühenduste koguarvu ja voimsustarbe vähenemine. Keskendumine andmevahetusele aitab vältida soltuvust madalamatel abstraktsioonitasemetel avalduvatest parameetritest. 2) Registersiirete taseme mooduli tükeldamisel on komponentide genereerimisel voimalik votta arvesse füüsikalise taseme parameetreid. Saadav tulemus on oluliselt optimaalsem, vorreldes tükeldamisega algoritmilisel tasemel, kuid samas on optimeerimine arvutuslikult oluliselt keerukam. 3) Kahe tükeldusmeetodi kombineeritud kasutamine lubaks esiteks laiendada arhitektuursete lahenduste otsimist ja teiseks saavutada täpsemat lopptulemust. Heuristiliste tükeldusmeetodite arendamisel tuginetakse eelkoige varasema uurimistöö käigus väljatöötatud kaalutud graafide värvimiseks kasutatud heuristilistele algoritmidele. Iteratiivsed meetodid baseeruvad eelkoige närvivorkude ja geneetiliste optimeerimisalgoritmide omaduste kasutamisel.
The main goal the project is to develop new methods, algorithms and software for digital systems partitioning based on their behavioral and/or functional descriptions. The main tasks are as follows: 1) Development of partitioning methods for algorithms at behavioral level with a goal to reduce data-transfer between components. 2) Partitioning of circuit's components (modules) starting from an algorithm at register transfer level, i.e. partitioning of single modules depending on their functionality. 3) Integration of both partitioning methods into a unified methodology, and development of related estimation methods. 4) Development of heuristic and iterative partitioning algorithms and implementing them in a prototype design environment xTractor. The following results are expected: 1) The reduce of data-transfer between components should be followed also by the reduce of total number of interconnections and of power consumption. Focusing onto data-transfer helps to avoid dependencies on details that will be available at lower abstraction levels. 2) Partitioning at register transfer level will allow to take into account physical level parameters when generating corresponding components. The result will be significantly more optimal when comparing with partitioning at algorithmic level but optimization is also more complex computationally. 3) Combining both partitioning methods would allow, first, to explore architectural solutions and, second, to achieve more accurate final results. The heuristic partitioning methods will be based at fast heuristic methods that were developed during earlier research for weighted graph coloring. Iterative methods will be based on various neural net and genetic optimization algorithms.
KirjeldusProtsent
Alusuuring80,0
Rakendusuuring20,0