"Eesti Teadusfondi uurimistoetus" projekt ETF8478
ETF8478 "Riistvara funktsionaalne verifitseerimine ja silumine (1.01.2010−31.12.2013)", Maksim Jenihhin, Tallinna Tehnikaülikool, Infotehnoloogia teaduskond.
ETF8478
Riistvara funktsionaalne verifitseerimine ja silumine
Hardware functional verification ja debug.
1.01.2010
31.12.2013
Teadus- ja arendusprojekt
Eesti Teadusfondi uurimistoetus
ValdkondAlamvaldkondCERCS erialaFrascati Manual’i erialaProtsent
4. Loodusteadused ja tehnika4.6. ArvutiteadusedT120 Süsteemitehnoloogia, arvutitehnoloogia2.2. Elektroenergeetika, elektroonika (elektroenergeetika, elektroonika, sidetehnika, arvutitehnika ja teised seotud teadused)50,0
4. Loodusteadused ja tehnika4.8. Elektrotehnika ja elektroonikaT171 Mikroelektroonika 2.2. Elektroenergeetika, elektroonika (elektroenergeetika, elektroonika, sidetehnika, arvutitehnika ja teised seotud teadused)50,0
PerioodSumma
01.01.2010−31.12.2010216 000,00 EEK (13 804,92 EUR)
01.01.2011−31.12.201113 804,80 EUR
01.01.2012−31.12.201213 804,80 EUR
01.01.2013−31.12.201313 804,80 EUR
55 219,32 EUR

Digitaalsüsteemide kiire areng nõuab endisest suuremaid jõupingutusi nende töökindluse kontrollimiseks. Sarnane kontroll kasutades kõiki sisendväärtuste kombinatsioone pole mõeldav ja seega on suur vajadus efektiivsete meetodite järele. Verifitseerimisprotsessile lisaks on tarvis vastavaid silumismeetodeid, mis oleksid võimelised diagnoosima vigade algpõhjuseid ning pakkuma lahendusi nende parandamiseks. Efektiivsete silumisvahendite puudus tänapäeval piirab inseneride produktiivsust ning pidurdab digitaalsüsteemide edasist arengut. Ühtsesse voogu integreeritud homogeenne verifitseerimis-/silumislahendus aitaks tõsta disaini-inseneri tööviljakust ning ühtlasi ka tänapäeva keeruliste digitaalsüsteemide kvaliteeti. Käesolev projekt käsitlebki sellist integreeritud lahendust. Hiljuti pakuti grandihoidja dissertatsioonis välja uudsed meetodid simuleerimisel põhinevaks verifitseerimiseks. Dissertatsioon oli aluseks uue verifitseerimiskeskonna APRICOT loomisel. Nimetatud keskkond rajaneb ühtse otsustusdiagrammide mudeli (OD) kasutamisel. OD eelisteks on kiiruse võit diagnoosimisel ja simuleerimisel ning väiksem kulu mudeli instrumenteerimisel. Käesoleva grandi raames väljatöötatavad verifitseerimis- ja silumismeetodid on plaanis integreerida süsteemi APRICOT. Projekti põhieesmärgiks on riistvara funktsionaalse verifitseerimise kiiruse ja täpsuse ning silumise efektiivsuse tõstmine. Projekti esimeseks eesmärgiks on jätkata simuleerimisel põhineva verifitseerimise lähenemiste arendamist. Teiseks eesmärgiks on arendada uusi lähenemisi formaalseks verifitseerimiseks, mis oleks suunatud nendele disaini osadele, kus simuleerimisel põhinev verifitseerimine võib olla ebapiisav ega ebaefektiivne. Kolmas eesmärk on arendada automaatset silumisprogrammi ja integreerida see homogeensesse APRICOT-i voogu. Saadud tulemused on plaanitud osaliselt realiseerida koostöös IBM-i ja Zamia-ga (Saksamaa). Osa teostatud APRICOT-i verifitseerimiskeskonnast on mõeldud realiseerida avatud lähtekoodiga tarkvara projektina.
The rapid development of digital systems requires a huge increase of efforts to verify the functionality. While exhaustive functional simulation of an average digital hardware design is not feasible, methods to overcome the complexity, yet providing acceptable results, are vital. The verification process should be supplemented by appropriate debugging, which is responsible for diagnosing the cause for the error and an appropriate solution for its correction. The lack of effective automatic debugging tools observed today considerably limits the total productivity of engineers and constraints the future progress of digital systems. A complete homogeneous solution for effective design functional verification and debug integrated to a single flow should significantly assist productivity and quality of modern complex digital systems development. Such solution is addressed in the current project proposal. Recently novel methods for simulation based verification have been proposed in the PhD thesis of the applicant of this project. The thesis has contributed to creation of hardware functional verification framework APRICOT. The framework relies on a homogeneous hardware verification flow based on single design under verification representation by High-Level Decision Diagrams (HLDDs). HLDDs are efficient for diagnosis and have better performance than traditional approaches for verification due to faster HLDD based simulation and lower computational and model instrumentation overheads. The approaches developed in frames of the proposed project for hardware functional verification and debug are planned to be integrated to the APRICOT framework. The main objectives of the proposed project is increasing the speed and accuracy of hardware functional verification as well as debugging efficiency. The first goal of the project is to continue development of approaches for simulation-based verification. The second one is to develop novel approaches for formal verification which is aimed at addressing the design parts where simulation-based verification may be ineffective or insufficient. Finally, an automatic debugger is also planned to be developed and integrated to the homogeneous flow of the APRICOT verification framework. Several expected results are planned to implement in cooperation with IBM and Zamia (Germany). A part of the implemented framework is considered to make publically available as an open source project.