See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Hierarchical defect-oriented fault simulation for digital circuits

"Blyzniuk, M.;Cibakova, T.;Gramatova, E.;Kuzmicz, W.;Lobur, M.;Pleskacz, W.;Raik, Jaan;Ubar, Raimund-Johannes" (2000). Hierarchical defect-oriented fault simulation for digital circuits. IEEE Proceedings ETW 2000 (69−74).. Los Alamitos, CA: IEEE Computer Society.
kogumikuartikkel/peatükk raamatus/kogumikus
"Blyzniuk, M.;Cibakova, T.;Gramatova, E.;Kuzmicz, W.;Lobur, M.;Pleskacz, W.;Raik, Jaan;Ubar, Raimund-Johannes"
IEEE Proceedings ETW 2000
Los Alamitos, CA
IEEE Computer Society
0-7695-0701-8
2000
6974
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile

Seotud asutused

Lisainfo