See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Interlock Delay Time Minimization and its Impact on the High-Voltage Half-Bridge DC/DC Converter

Jalakas, T.; Vinnikov, D.; Lehtla, T.; Bolgov, V. (2009). Interlock Delay Time Minimization and its Impact on the High-Voltage Half-Bridge DC/DC Converter. Proceedings of: 6th IEEE Conference-Workshop "Compatibility and Power Electronics CPE'2009". 20.05.-22.05.2009, Badajoz, Spain. IEEE, 438−443.
publitseeritud konverentsiettekanne
Jalakas, T.; Vinnikov, D.; Lehtla, T.; Bolgov, V.
  • Inglise
Proceedings of
6th IEEE Conference-Workshop "Compatibility and Power Electronics CPE'2009". 20.05.-22.05.2009, Badajoz, Spain
IEEE
978-1-4244-2856-4
2009
438443
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile