See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Abstraction of clock interface for conversion of RTL VHDL to SystemC

Syed, Saif Abrar; Jenihhin, Maksim; Raik, Jaan. (2014). Abstraction of clock interface for conversion of RTL VHDL to SystemC. IEEE International Advance Computing Conference (IACC), Gurgaon, Feb-2014.. IEEE, 50−55. DOI: 10.1109/IAdCC.2014.6779293.
publitseeritud konverentsiettekanne
Syed, Saif Abrar; Jenihhin, Maksim; Raik, Jaan.
  • Inglise
IEEE International Advance Computing Conference (IACC), Gurgaon, Feb-2014.
IEEE
978-1-4799-2571-1
2014
5055
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Web of Science Book Citation Index, Web of Science Conference Proceedings Citation Index, Scopus refereeritud kogumikud)
Ei

Viited terviktekstile

doi.org/10.1109/IAdCC.2014.6779293