See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Ultra-Low Latency NoC testing via Pseudo-Random Test Pattern Compaction

Tatenguem, H.; Strano, A.; Govind, G.; Raik, J.; Bertozzi, D. (2012). Ultra-Low Latency NoC testing via Pseudo-Random Test Pattern Compaction. International Symposium on System-on-Chip 2012, Tampere, Finland. IEEE, 1−6.
publitseeritud konverentsiettekanne
Tatenguem, H.; Strano, A.; Govind, G.; Raik, J.; Bertozzi, D.
  • Inglise
International Symposium on System-on-Chip 2012, Tampere, Finland
IEEE
2012
16
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile