See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Logic-Based Implementation of Fault-Tolerant Routing in 3D Network-on-Chips

Niazmand, B.; Azad, S. P.; Flich, J.; Raik, J.; Jervan, G.; Hollstein, T. (2016). Logic-Based Implementation of Fault-Tolerant Routing in 3D Network-on-Chips. 10th IEEE/ACM International Symposium on Networks-on-Chip (NOCS 2016), Aug 31-Sep 2, 2016 Nara, Japan: Tenth IEEE/ACM International Symposium on Networks-on-Chip (NOCS) 2016, Nara, Japan, Aug 31-Sep 2, 2016. IEEE: IEEE Xplore, 1−8.10.1109/NOCS.2016.7579317.
publitseeritud konverentsiettekanne
Niazmand, B.; Azad, S. P.; Flich, J.; Raik, J.; Jervan, G.; Hollstein, T.
  • Inglise
10th IEEE/ACM International Symposium on Networks-on-Chip (NOCS 2016), Aug 31-Sep 2, 2016 Nara, Japan
Tenth IEEE/ACM International Symposium on Networks-on-Chip (NOCS) 2016, Nara, Japan, Aug 31-Sep 2, 2016
IEEE
IEEE Xplore
978-1-4673-9030-9
2016
18
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile

dx.doi.org/10.1109/NOCS.2016.7579317

Lisainfo