See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Comprehensive Performance and Robustness Analysis of 2D Turn Models for Network-on-Chips

Payandeh Azad, S.; Niazmand, B.; Janson, K.; Kogge, T.; Raik, J.; Jervan, G.; Hollstein, T. (2017). Comprehensive Performance and Robustness Analysis of 2D Turn Models for Network-on-Chips. CONFERENCE PROCEEDINGS (ISCAS 2017): 2017 IEEE International Symposium on Circuits and Systems (ISCAS). IEEE,.10.1109/ISCAS.2017.8050634.
publitseeritud konverentsiettekanne
Payandeh Azad, S.; Niazmand, B.; Janson, K.; Kogge, T.; Raik, J.; Jervan, G.; Hollstein, T.
  • Inglise
CONFERENCE PROCEEDINGS (ISCAS 2017)
2017 IEEE International Symposium on Circuits and Systems (ISCAS)
IEEE
2379-447X
978-1-4673-6853-7
2017
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile

doi.org/10.1109/ISCAS.2017.8050634

Lisainfo