See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Timing analysis of digital circuits with structurally synthesized BDDs

Ubar, Raimund; Jürimägi, Lembit; Jenihhin, Maksim; Raik, Jaan; Olugbenga, Niyi-Leigh; Viies, Vladimir (2018). Timing analysis of digital circuits with structurally synthesized BDDs. 7th Mediterranean Conference on Embedded Computing (MECO), Budva, Montenegro, 2018. IEEE, 1−6.
publitseeritud konverentsiettekanne
Ubar, Raimund; Jürimägi, Lembit; Jenihhin, Maksim; Raik, Jaan; Olugbenga, Niyi-Leigh; Viies, Vladimir
  • Inglise
7th Mediterranean Conference on Embedded Computing (MECO), Budva, Montenegro, 2018
IEEE
978-1-5386-5683-9
2018
16
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile

Lisainfo