See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Exploiting high-level descriptions for circuits fault tolerance assessments

"Benso, A.;Prinetto, P.;Rebaudengo, M.;Sonza Reorda, M.;Raik, Jaan;Ubar, Raimund-Johannes" (1997). Exploiting high-level descriptions for circuits fault tolerance assessments. IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems. (212−216).. IEEE Computer Society.
kogumikuartikkel/peatükk raamatus/kogumikus
"Benso, A.;Prinetto, P.;Rebaudengo, M.;Sonza Reorda, M.;Raik, Jaan;Ubar, Raimund-Johannes"
IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems.
IEEE Computer Society
1997
212216
Ilmunud
3.4. Artiklid/ettekanded, mis on avaldatud valdkonda 3.1. mittekuuluvates konverentsikogumikes

Viited terviktekstile

Seotud asutused

Lisainfo