See veebileht kasutab küpsiseid kasutaja sessiooni andmete hoidmiseks. Veebilehe kasutamisega nõustute ETISe kasutustingimustega. Loe rohkem
Olen nõus

Defect-Oriented Fault Simulation and Test Generation in Digital Circuits

Kuzmicz, W.; Pleskacz, W.; Raik, J.; Ubar, R. (2001). Defect-Oriented Fault Simulation and Test Generation in Digital Circuits. 2nd International Symposium on Quality of Electronic Design, San Jose, California, USA, 2001. IEEE Computer Society Press, 365−371.
publitseeritud konverentsiettekanne
Kuzmicz, W.; Pleskacz, W.; Raik, J.; Ubar, R.
2nd International Symposium on Quality of Electronic Design, San Jose, California, USA, 2001
IEEE Computer Society Press
2001
365371
Ilmunud
3.1. Artiklid/peatükid lisas loetletud kirjastuste välja antud kogumikes (kaasa arvatud Thomson Reuters Book Citation Index, Thomson Reuters Conference Proceedings Citation Index, Scopus refereeritud kogumikud)

Viited terviktekstile

Lisainfo

IEEExplore, ISI, DBLP, INSPEC